

Лабораторная работа № 10

Тема: «Изучение регистров, триггеров, сумматоров в Electronic Workbench»

Цель: изучить устройство и характеристики RS-триггера, изучить устройство и характеристики D-триггера; изучить принцип работы сумматора, изучить принцип работы триггера

Задание:

- Выполнить лабораторную работу;
- Ответить на вопросы (усно);
- Оформить отчёт (Должен содержать тему, цель, выполненное задание группа и фамилия студента);

Результаты работы, фотоотчет, предоставить преподавателю на e-mail: v.vika2014@mail.ru

При возникновении вопросов по приведенному материалу обращаться по следующему номеру телефона: (072)1744922

ВНИМАНИЕ!!! При отправке работы, не забывайте указывать ФИО студента, наименование дисциплины, дата проведения занятия (по расписанию).

Методические указания к выполнению работы

1. Триггеры. Триггер является основным устройством, способным запоминать информацию. Он имеет два устойчивых состояния – 1 или 0. Наибольшее распространение получили полупроводниковые триггеры, выпускаемые в виде интегральных микросхем и представляющие собой двухкаскадные усилители постоянного тока с положительной обратной связью.






Рисунок 1 – Цифровые элементы «Electronics Workbench».



а) RS-триггер; б) D-триггер;
Рисунок 2 – Условные обозначения.

Перевод триггера из одного состояния в другое осуществляется подачей положительных или отрицательных импульсов на коллектор одного или другого транзистора. При этом один из двух имеющихся входов принимают устанавливающим триггер в состояние 1 и называют S входом (от англ. Set – установить), а другой, устанавливающий (сбрасывающий) триггер в состояние 0, называют входом R (от англ. Reset – сбросить). Такой триггер получил название RS-триггера (рис. 1). Его условное обозначение показано на рис. 2(а).

RS-триггеры обычно строятся на двух базовых логических элементах – либо «ИЛИ-НЕ», рис. 3(а), либо на двух «И-НЕ». Поясним работу этого триггера.



а) схема; б) диаграмма сигналов.
Рисунок 3 – RS-триггеры на базе «ИЛИ-НЕ».

После поступления сигнала 1 на вход S триггер переключается в состояние 1, если он был в состоянии 0, или сохраняет 1 на выходе Q, если он уже находился в этом состоянии. Соответственно при поступлении 1 на вход R триггер переключается в 0 или сохраняет это состояние. Исходное состояние триггера (сразу после включения и при отсутствии сигналов 1 на входах S и R) не определено, оно является случайной величиной. Таким образом, триггер работает в соответствии с таблицей истинности, приведенной в табл. 1.

Триггеры разделяются по способу записи информации на асинхронные и синхронные. Состояние (выходной сигнал) асинхронного триггера может изменяться в любой момент – тогда, когда придет входной сигнал. В синхронном триггере состояние может меняться только в определенные моменты времени – тогда, когда поступает дополнительный синхронизирующий сигнал. RS-триггер является асинхронным. На его базе может быть построен синхронный D-триггер (рис. 2 б).

Таблица 1. Состояние выходов RS-триггеров

S	R	Q	Q'
0	0	без изменений	без изменений
0	1	0	1
1	0	1	0
1	1	не определено	не определено

Сигналы, предназначенные для записи в триггер, поступают на информационный вход D. Сигналы, определяющие момент записи, поступают на вход C. Изменение состояния статического D-триггера возможно только в течение того времени, когда $C=1$. Если же на вход C поступает сигнал 0, то изменение сигнала на выходе триггера не происходит, он сохраняет предыдущее состояние. На диаграмме сигналов (рис. 5) видно, что по окончании первого синхроимпульса на информационный вход D поступал уже сигнал 0, однако состояние триггера, соответствующее этому сигналу, возникло только тогда, когда пришел второй синхроимпульс.




Рисунок 4 – Схема синхронного D-триггера.

Аналогичным образом состояние 1 на выходе Q сохранялось от третьего до пятого синхроимпульса, хотя сигнал 1 на выходе D сменился на сигнал 0 раньше, чем пришел пятый синхроимпульс. Поскольку такой триггер задерживает выходной сигнал до прихода очередного синхроимпульса, он получил название D-триггер (от англ. Delay - задержка).




Рисунок 5 – Диаграмма сигналов синхронного D-триггера.

2. Регистры. Регистр представляет собой набор триггеров, число которых соответствует числу разрядов запоминаемого слова. Регистр используется для хранения n-разрядного слова и выполнения над ним логических преобразований. При этом в регистре могут выполняться следующие микрооперации:

- прием (запись) слова;
- передача слова в другой регистр;
- поразрядные логические операции;
- сдвиг слова влево или вправо на заданное число разрядов;
- преобразование последовательного кода слова в параллельный и обратно;
- установка регистра в начальное состояние (сброс).

Кроме того, регистр может осуществлять преобразование двоичного кода из прямого в обратный (когда единицы заменяются нулями, а нули – единицами), и наоборот.

В каждом из триггеров, составляющих регистр, хранится соответствующая цифра разряда числа. Поэтому по способу ввода и вывода разряда числа регистры разделяются на параллельные, последовательные и параллельно-последовательные.

В параллельном регистре ввод или вывод слова осуществляется одновременно для всех разрядов. В последовательном регистре разряды числа вводятся и выводятся последовательно один за другим. В параллельно-последовательном регистре ввод осуществляется в параллельной форме, а вывод в последовательной, или наоборот.




Рисунок 6 – Цифровые элементы «Electronics Workbench».

Функциональная схема параллельного регистра на RS-триггерах приведена на рис. 6. Подготовка к приему информации (обнуление триггеров) составляет первый такт. Во втором такте по сигналу «1», подаваемому по шине П (прием), двоичное число $x_1x_2x_3x_4$ всеми разрядами одновременно (параллельно) через конъюнкторы (элементы И) записывается в разряды регистра. Выдача сигнала в прямом коде осуществляется по сигналу, подаваемому по шине Впр, в обратном - Вобр.

В последовательных регистрах двоичное число вводится и выводится последовательно разряд за разрядом. Разряды самого регистра соединены последовательно. Каждый разряд выдает информацию в следующий разряд и одновременно принимает новую информацию из предыдущего. Для этого каждый разряд должен иметь два запоминающих элемента, т.е. двухступенчатый триггер. Двухступенчатый триггер (например, JK-триггер, D-триггер) представляет собой совокупность двух запоминающих элементов.

Если в цепи таких триггеров выходы одного соединить с входами другого, то по фронту тактового импульса, подаваемого на вход С, во входную (первую) ступень каждого триггера будет заноситься информация из выходной (второй) ступени предыдущего триггера, а по спаду импульса она будет переписываться в выходную ступень.




Рисунок 7 – Схема параллельного регистра на RS-триггерах.




Рисунок 9 – Условное обозначение 8-битного параллельного регистра (74165).

Функциональная схема последовательного регистра приведена на рис. 10. Разряды двоичного числа, начиная с младшего, последовательно поступают на входы старшего разряда регистра. Поступление разрядов числа на входы J и K чередуются с поступлением импульсов сдвига на входы C, которыми вводимые разряды продвигаются вдоль регистра, пока младший разряд n-разрядного числа не окажется в младшем разряде регистра.




Рисунок 10 – Функциональная схема последовательного регистра.

Для выдачи записанного числа в последовательной форме надо на выходы старшего разряда регистра подать $x_i=0$, $x_i=1$, а на шину импульсов сдвига – n импульсов. Первый импульс выдвинет из младшего разряда регистра младший разряд числа, на его место передвинется второй разряд числа и т.д. В итоге все число сдвинется вдоль регистра на один разряд, а в старший разряд регистра будет записан 0. После n импульсов сдвига число будет полностью выведено из регистра, а его разряды окажутся заполнены 0.

3. Сумматоры. Сумматор представляет собой комбинационное цифровое устройство (КЦУ), предназначенное для суммирования двоичных чисел, хотя с его помощью можно выполнять и другие операции.

Полусумматорами (рис. 11 а-б) называют КЦУ с двумя входами (a,b) и двумя выходами, на одном из которых вырабатывается сигнал суммы (выход

S), а на другом – сигнал переноса (выход P). В табл. 2 представлена таблица истинности полусумматора.




Рисунок 11 – Полусумматор


Таблица 2. Таблица истинности полусумматора.

A	b	S	P
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


Одноразрядным сумматором (рис. 11 а-б) называют КЦУ с тремя входами и двумя выходами. Кроме двух входов для чисел, он имеет третий вход, на который подается сигнал переноса из предыдущего разряда. Одноразрядный сумматор является основным элементом многоразрядных сумматоров. Он выполняет арифметическое сложение одноразрядных двоичных чисел a_i и b_i и переноса P_{i-1} из предыдущего разряда, с образованием на выходе суммы S_i и переноса P_i в старший разряд.

Отметим некоторые особенности логики работы сумматоров:

- сумма равна 1, если единичные значения принимает нечетное число аргументов;
- выходной перенос равен 1, если единичные значения принимают больше двух аргументов.



а) условное обозначение;



б) схема одноразрядного сумматора.

Рисунок 12 – Одноразрядный сумматор

Таблица 3. Таблица истинности одноразрядного сумматора

a_i	b_i	P_{i-1}	S_i	P_i
1	2	3	4	5
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	2	3	4	5
1	1	0	0	1
1	1	0	0	1
1	1	1	1	1




Рисунок 13 – Схема одноразрядного двоичного сумматора

Булевы функции, описывающие работу одноразрядного двоичного сумматора (по табл. 3), можно записать в следующем виде:

$$S_i = (\bar{a}_i \wedge \bar{b}_i \wedge P_i) \vee (\bar{a}_i \wedge b_i \wedge \bar{P}_i) \vee (a_i \wedge \bar{b}_i \wedge \bar{P}_i) \vee (a_i \wedge b_i \wedge P_i)$$

$$P_{i+1} = (\bar{a}_i \wedge b_i \wedge P_i) \vee (a_i \wedge \bar{b}_i \wedge P_i) \vee (a_i \wedge b_i \wedge \bar{P}_i) \vee (a_i \wedge b_i \wedge P_i)$$

Используя различные варианты преобразования этих функций, можно реализовать большое число структур одноразрядные двоичных сумматоров (например, рис. 13).

Задания к лабораторной работе:

1. Используя Word Generator, Red Probe и RS-триггер собрать схему, которая иллюстрирует работу RS-триггера.
2. Используя Word Generator, Red Probe и D-триггер собрать схему, которая иллюстрирует работу D-триггера.
3. Собрать схему, изображенную на рис. 9 и записать в нее двоичное число от 0000 до 1111 в соответствии с выражением $n+1$, где n – номер варианта. Результаты на выходе регистра должны быть получены в прямом и обратном кодах.
 - 3.1. Собрать схему, изображенную на рис. 11.
 - 3.2. Собрать схему, изображенную на рис. 12.
 - 3.3. Собрать схему, изображенную на рис. 13.

Контрольные вопросы:

1. Что называется, триггером?
2. Объясните принцип работы RS-триггера.
3. Объясните принцип работы D-триггера.
4. Что называется, регистром и для чего он необходим?
5. В чем заключаются отличия параллельного, последовательного и параллельно-последовательного регистров.
6. Объясните принцип работы параллельного регистра.
7. Объясните принцип работы последовательного регистра.
8. Что называется, сумматором?
9. Что называется, полусумматором?